SRIO核概述

RapidIO互连架构，与目前大多数流行的集成通信处理器、主机处理器和网络数字信号处理器兼容，是一种高性能、包交换的互连技术。它能够满足高性能嵌入式工业在系统内部互连中对可靠性、增加带宽，和更快的总线速度的需求。SRIO即串行rapidio，srio核的设计标准来源于RapidIO Interconnect Specification rev2.2，它支持1x，2x和4x三种模式，每通道的速度支持1.25Gbaud，2.5Gbaud，3.125Gbaud，5.0Gbaud和6.25Gbaud五种。

Xilinx的srio核分为逻辑层（Logical Layer），缓冲（Buffer）和物理层（Physical Layer）三个部分。逻辑层定义了总体协议和包格式，它包括了RapidIO设备发起和完成事务的必要信息。传输层提供了RapidIO包传输过程中的路由信息。物理层描述设备级接口细节，例如包传输机制、流控、电气特性和低级错误管理。这种划分不需要对传输层或物理层规范进行修改，就可以灵活的给逻辑层规范添加新的事务类型。

逻辑层的功能有：

1、支持发起方（Initiator）和目标方（Target）同时操作；

2、支持门铃事务（DOORBELL）和消息事务（MESSAGE）；

3、有维护事务（MAINTENANCE）设计了专用的端口；

4、使用标准AXI4-Lite和AXI4-Stream接口的简单握手机制来控制数据流

5、采用AXI4-Lite接口和AXI4-Stream接口，支持简单的握手机制去控制数据流，

6、支持可编程的Source ID，支持16-bit的device IDs（可选）。

缓冲层功能有：

1、支持8，16和32包的独立可配置的TX和RX 缓存深度；

2、支持独立的时钟

3、支持可选的发送数据流控制。

物理层功能有：

1、支持可配置的空闲序列1和空闲序列2；

2、支持关键请求流（Critical Request Flow）；

3、支持多播事件。

快来扫描下方二维码关注公众号，领取站内所有相关资料，所有哦~

有建议、有需求、有疑问、联系我